JVNVU#98401336
Intel ハードウェアアーキテクチャのデバッグ例外を適切に処理していない問題

いくつかのオペレーティングシステムやハイパーバイザーでは、Intel ハードウェアアーキテクチャにおけるデバッグ例外の発生を想定していない、あるいは適切な処理を行っていない問題が存在します。

• Intel ハードウェアアーキテクチャで動作するオペレーティングシステムやハイパーバイザなど

例外的な状況に対する不適切なチェックまたは処理 (CWE-703) - CVE-2018-8897
Intel Software Developer Manual (SDM) Vol. 3A section 6.8.3 によれば、MOV SS 命令および POP SS 命令は、次の命令の命令境界まで、NMIs を含む割り込み、データブレークポイント、およびシングルステップトラップ例外を禁止します (MOV SS 命令や POP SS 命令自体によりアクセスされるメモリ上のデータブレークポイントが禁止されます)。
SDM Vol 3A section 2.3 によれば、デバッグ例外は EFLAGS レジスタの IF フラグ (Interrupt Enable Flag) では禁止されません。

MOV SS 命令および POP SS 命令の後に置かれている命令が、SYSCALL、SYSENTER、INT 3 などのように、3より高い特権レベル (CPL, Current Privilege Level) の OS 処理に制御を移すものだった場合、デバッグ例外が配送されるのは、3 より高い特権レベルに制御が移った後になります。

そのため特定の状況では、特定の Intel x86-64 アーキテクチャ向け命令を使用した後に、リングレベル 3 で実行されている OS コンポーネントから 、より高位のリングレベル (多くの OS ではリングレベル0) のデータを指すデバッグ例外が使用可能になります。

これにより、攻撃者はオペレーティングシステムの API を使用して、機微なメモリ情報にアクセスしたり、高い特権レベルのオペレーティングシステム機能を操作する可能性があります。

認証された攻撃者によって、メモリ上の機微なデータを取得されたり、より高い特権レベルのオペレーティングシステム機能を操作される可能性があります。

アップデートする
使用しているオペレーティングシステムやソフトウェアの開発者が提供する情報をもとに、最新版にアップデートしてください。